Een vroeg engineering sample van AMD’s volgende generatie Epyc-processors is opgedoken in Geekbench. De vierde generatie Epyc-chips zal op een 5nm-node worden geproduceerd en maakt gebruik van de Zen 4-architectuur. Uit de Geekbench-registratie blijkt dat de hoeveelheid level 2-cache flink is toegenomen.
De 32-koppige chip heeft namelijk 1 MB L2-cache per core, wat twee keer zoveel is als voorganger Milan. Wel is dit nog minder dan Intels Alder Lake, waarvan de grote performance-cores elk 1,2…